pcba manufacturing pcb prototype service china

[CHIMES]

Bem-vindo a esta edição da

série TI Precision Labs

sobre drivers de motor.

Meu nome é Pablo Armet

e, neste vídeo,

vou repassar as melhores

diretrizes de layout de PCB para

circuitos de drivers de motor.

Este vídeo de treinamento

será dividido

em várias seções

e seguiremos de perto

as melhores práticas para o

layout da placa do

relatório de aplicação de motoristas listado

no slide de recursos

no final da apresentação.

Primeiro, discutirei por que

seguir as

diretrizes de layout adequadas e ter um bom

layout de PCB é importante.

Em seguida, apresentarei as

melhores práticas

a serem seguidas para otimizar o

aterramento da PCB, melhorando o

desempenho térmico

da placa,

como escolher e colocar as vias,

técnicas gerais de roteamento, posicionamento do

capacitor de bypass e bulk e roteamento do

estágio de alimentação

e posicionamento do MOSFET.

Vamos começar discutindo

por que ter um bom layout de PCB

é extremamente

importante, especialmente

em aplicações de driver de motor.

Embora existam

muitos problemas que

podem ocorrer devido ao

layout de PCB ruim,

irei abordar alguns dos

problemas mais comuns que podem surgir.

O layout deficiente da placa de circuito impresso pode

causar muitos problemas

, como baixo

desempenho térmico, o que

pode levar ao superaquecimento do driver do motor

e de outros componentes,

podendo ser

danificados.

Outro problema com o

mau layout físico

é o aumento do capacitor

e do acoplamento indutivo, que

pode degradar a integridade do sinal

e fazer com que o

circuito não opere como pretendido.

O aumento do ruído comum e

diferencial

foi outro problema causado

pelo layout deficiente do PCB.

O slide a seguir

apresentará diretrizes de layout adequadas

a serem seguidas para mitigar os

problemas apresentados neste slide.

A implementação de boas

técnicas de aterramento

é crucial para garantir que uma

tensão de referência estável

seja fornecida ao IC e aos

componentes do circuito circundante

com ruído e outros isolamentos.

Os dois esquemas de aterramento mais comuns

são partição e grade.

Em um

aterramento de partição, o aterramento

para os sinais digitais, analógicos

e de alta potência

são separados.

Essa separação garante

que os aterramentos ruidosos

dos sinais de alta potência

não

interrompam os

sinais digitais e lógicos sensíveis.

Em um

esquema de aterramento de grade, os blocos de aterramento

são contínuos em

toda a placa

para garantir que cada sinal

tenha um caminho de retorno de baixa impedância

para a fonte.

A

técnica de aterramento apropriada a seguir

depende da

aplicação do projeto.

Se a aplicação

for para alta potência

, é recomendável usar

o esquema de aterramento da partição.

Se a aplicação for

para baixa a média potência,

o esquema de aterramento da rede

é geralmente recomendado.

A imagem à esquerda mostra

um esquema de aterramento em grade,

onde o aterramento é comum

entre as partes digital e de energia

da placa.

A imagem certa mostra um

esquema de aterramento de partição,

onde o aterramento digital ou lógico

e o aterramento de energia

são separados.

Observe que não há

separação física completa

entre os dois aterramentos.

Os dois aterramentos estão

conectados em um único ponto, o

que é indicado pelas

linhas laranja na imagem.

Além de escolher o

esquema de aterramento apropriado,

sempre existem técnicas gerais de

aterramento

que devem ser seguidas

ao projetar um layout de PCB.

É altamente recomendável

ter um plano de solo contínuo.

Se o PCB tiver quatro

camadas ou mais,

tenha uma camada dedicada

como um plano de aterramento

para garantir que os sinais

tenham o caminho de retorno mais curto

para a fonte de alimentação.

Se o PCB tiver duas

camadas ou menos,

certifique-se de que a quantidade de

cobre aterrado em cada camada

seja maximizada e contínua.

Roteie os sinais e

posicione o componente de forma

que sua

área de aterramento seja maximizada

e que não haja

áreas de cobre de aterramento

fisicamente separadas

do restante do aterramento.

Além disso, certifique-se de que a

descontinuidade do plano de terra

seja minimizada.

Isso pode ser conseguido

roteando cuidadosamente os traços,

reduzindo a quantidade

de vias quando possível,

colocando as vias

afastadas umas das outras

e colocando os componentes de

modo que o

plano de aterramento seja contínuo em

toda a placa.

Em aplicações do mundo

real, os drivers de motor

não são dispositivos ideais e

grande parte de sua energia interna

é convertida em calor.

Este calor deve ser

tratado

com eficácia antes que ocorram danos

ao acionador ou a qualquer

componente ao redor.

O layout adequado da placa de circuito impresso pode

ajudar a dispersar o calor

e manter o acionador do motor

na temperatura recomendada.

Para entender melhor

como dispersar efetivamente

o calor do motorista,

é importante entender

os caminhos que o calor

viaja do motorista.

A imagem superior direita

mostra os diferentes caminhos

que o calor segue

do driver.

Os caminhos são representados

pelas setas vermelhas.

Quanto maior a

flecha, mais calor

percorre esse caminho.

Como pode ser visto na

imagem, a maior parte do calor

desce da

almofada térmica do IC

e se espalha pelas

camadas interna e externa

da placa.

Algum calor viaja

dos fios de ligação

e através dos condutores

até os vestígios da camada superior.

Outra parte do calor

é dissipada para o ar livre

fora do PCB.

Para garantir que o calor se espalhe

uniformemente por todo o custom pcb printing china

e não se concentre

perto do driver,

aqui estão algumas

técnicas de layout a seguir.

Se o IC tiver uma

almofada térmica, certifique-se de

que a camada superior de cobre

derramada da almofada térmica

para os

planos de aterramento seja contínua.

As imagens do meio à direita

mostram o impacto

no desempenho térmico

de um vazamento contínuo

versus um vazamento descontínuo.

Quando o derramamento é

interrompido por um traço, o

calor é concentrado

perto do IC, o que

resulta em temperaturas mais altas.

Por outro lado, quando

o vazamento é contínuo,

o calor pode fluir facilmente

por ambos os lados do dispositivo

e reduzir a

temperatura próximo ao CI.

Outra técnica para melhorar

a dissipação térmica é usar

cobre pour de 1,5 onças ou 2 onças

para espessura de revestimento.

O aumento da espessura do revestimento

reduz

a

resistência térmica efetiva, o

que aumenta a

condutividade térmica do cobre.

Outra técnica é usar

vias térmicas conectadas diretamente em

vez de vias de alívio térmico.

A imagem inferior direita mostra

uma comparação lado a lado

do desempenho

térmico das vias de conexão direta e de alívio térmico.

As vias de conexão direta

permitem a menor

resistência térmica possível

entre a via e as

camadas de cobre, o que ajuda a

atingir temperaturas mais baixas.

Por último, é recomendado

o uso de vias térmicas de tamanho mínimo de orifício de 8 mil

por diâmetro de 20 mil

diretamente abaixo da almofada térmica

para condutividade de calor ideal.

Agrupe as

vias térmicas em matrizes

próximas às regiões de altas

concentrações de calor

, como a almofada térmica

e as regiões próximas ao IC.

Vias são um

componente essencial em qualquer design de layout.

Existem muitos tipos de vias,

mas nesta apresentação,

vamos nos concentrar nas

vias passantes típicas,

uma vez que essas são as vias mais comuns

usadas em projetos de PCB de driver de motor

.

Aqui estão algumas diretrizes gerais

a serem seguidas ao usar as vias.

Certifique-se de que as vias tenham uma

área de cobre sólida exposta em vez

de um raio ou

área de cobre exposta da teia.

A imagem rotulada como 1

mostra os dois tipos de via.

As vias sólidas têm uma

área de cobre exposta mais contínua,

permitindo que a via conduza

a corrente de forma mais eficiente.

Certifique-se de selecionar o

tamanho

e a quantidade apropriados para as

necessidades de capacidade atuais apropriadas.

A tabela identificada como 2

mostra a capacidade atual

para diferentes

tamanhos de diâmetro de orifício.

O tamanho do diâmetro da via deve

ser pelo menos igual

à largura do traço.

O tamanho do diâmetro da via

, ou o número

de vias para um

determinado traço, deve

ser aumentado para permitir que

mais corrente flua

para a outra camada.

Se um plano de alimentação ou aterramento

precisar ser conectado

a outra camada, certifique-

se de usar várias vias

ou por meio de costura.

Multi-vias e via

stitching são úteis

para aterramento de baixo parasita

e conexões de alta corrente.

A imagem 3 mostra um

exemplo de vias múltiplas.

Por último, não coloque as vias

muito próximas umas das outras.

A imagem 4 mostra exemplos de

espaçamento bom e ruim entre as vias.

Ter vias com boa

separação permite

que o plano

seja mais contínuo

e que a

almofada de sinal seja encurtada.

Este slide apresenta algumas

técnicas de roteamento importantes

a serem seguidas ao projetar

um layout de PCB de driver de motor.

A primeira técnica é

certificar-se de que os traços de acionamento do portão

sejam os mais largos

e curtos possíveis.

A recomendação é começar

com uma largura de traço de 20 mils

para pelo menos 1,5 onças de

espessura de revestimento de cobre e aumentar

a largura para correntes mais altas.

Para drivers de porta,

roteie o traço único

da porta do lado alto

e o traço do nó de comutação o

mais próximo

possível para minimizar a

indutância, a área do loop e o

ruído causado por mudanças rápidas

e tensão induzida

pela comutação.

Para drivers de motor

com FETs integrados,

esse roteamento é

otimizado internamente.

Não use

rastreamentos em ângulo reto, pois isso

pode causar

problemas de interferência eletromagnética.

A imagem rotulada

como 1 mostra exemplos

de diferentes ângulos de traço e os

classifica do melhor ao pior.

Quando possível,

sempre use a

técnica de lágrima ao fazer a

transição de vias

para pads ou de um

traço fino para um grosso.

O uso de lágrima reduz

o estresse térmico

da transição única.

As imagens marcadas como 2 mostram

um exemplo de lágrima.

Traços de rota em

pares paralelos, também

conhecidos como pares diferenciais,

ao rotear em torno de um objeto.

Por exemplo, ao rotear os

sinais dos amplificadores de detecção de corrente

, certifique-

se de que os traços

fiquem o mais

próximos possível para evitar

qualquer impedância diferencial

e descontinuidade

causada por traços divididos.

A imagem 3 mostra um bom e um mau

exemplo de roteamento de par paralelo.

Uma última

técnica de roteamento geral

é ter um aterramento separado

para as partes analógicas e digitais

do circuito para

reduzir o ruído de aterramento.

A imagem 4 mostra uma ilustração

da topologia de roteamento certa e errada

.

Capacitores em massa e de bypass

são componentes importantes

em um projeto de driver de motor.

Capacitores em massa ajudam a reduzir

os transientes de corrente de baixa frequência

e armazenam carga para

fornecer grandes correntes exigidas

pelo sistema do motor.

Os capacitores de bypass são usados para

minimizar o

ruído de alta frequência no

pino de alimentação do driver do motor.

Este slide

mostrará algumas diretrizes

a serem seguidas para selecionar e

posicionar os vários

capacitores bulk e bypass normalmente

usados em um circuito acionador de motor.

Coloque todos os capacitores em massa

perto do ponto de entrada de energia

da placa.

Isso garantirá que os

transientes de baixa frequência

sejam suprimidos antes de

prosseguir para o PCB.

Ao selecionar a

capacitância em massa,

sempre considere

a corrente mais alta

exigida pelo sistema do motor

, a

ondulação da tensão de alimentação e o tipo de motor.

Para drivers que têm

bombas de carga integradas,

coloque os capacitores da bomba de carga

ou capacitores de bootstrap o

mais próximo

possível do driver.

Isso garantirá que

o traço de

impedância de indutância entre os

capacitores e os

pinos da bomba de carga no

acionador seja minimizado.

A impedância indutiva de alto traço

pode causar oscilações indesejadas

que podem afetar o

desempenho da bomba de carga.

Certifique-se de que os

capacitores de bypass locais

estejam na mesma camada

do IC do driver

e próximos ao driver.

Isso é para garantir

que os

traços de sinal entre os

capacitores de bypass e o IC

fiquem na mesma camada,

sem a necessidade

do uso de vias, o que pode aumentar

a indutância no traço.

A imagem 1 mostra um esquema

onde os capacitores de bypass em massa local

devem estar localizados.

Observe que o capacitor

de menor valor

está localizado próximo ao IC.

Evite colocar vias entre

o capacitor de bypass

e o driver.

Vias aumentará

a indutância

no

loop de alta corrente, o que não é o ideal.

A imagem 2 mostra um exemplo

de desvio bom e ruim.

No estágio de potência, use

pequenos capacitores de cerâmica

para atenuar os

transientes de alta frequência que ocorrem quando

a ponte de borda está comutando.

A imagem 3 mostra um esquema

do estágio de potência

e onde o capacitor

deve ser colocado.

Certifique-se de minimizar

os loops de alta frequência

tanto quanto possível.

Se o dispositivo tiver

amplificadores de detecção de corrente integrados,

coloque capacitores de filtragem

próximos aos

pinos de detecção para filtrar o

ruído do sinal. Recomenda-se

um capacitor de cerca de um

nanofarad.

Para dispositivos com

reguladores de tensão,

pequenos capacitores de cerâmica devem

ser colocados próximos à saída do regulador

.

Certifique-se sempre de

minimizar o

loop de retorno de aterramento ao

pino de aterramento do dispositivo.

O posicionamento e o layout

da placa de circuito impresso dos MOSFETs de potência

são muito importantes,

especialmente para os acionadores de portão

para garantir a funcionalidade correta

no sistema de acionamento do motor.

Para dispositivos com

MOSFETs integrados,

o layout e a localização

são otimizados internamente.

Este slide

mostrará alguns exemplos básicos de layout

, com base em

arquiteturas comuns de drivers de motor.

A orientação mais importante

a seguir

é posicionar os

MOSFETs de forma

que a área dos

loops de alta frequência

seja minimizada.

As imagens 1 e 2 mostram

exemplos de layout recomendado de configurações

de pilha de meia ponte e

meia ponte lado a lado

, respectivamente.

A parte esquerda de cada imagem

mostra um

exemplo de layout de pacotes MOSFET introduzidos

e a parte direita

mostra um exemplo de layout de

pacotes MOSFET sem chumbo.

Observe que em ambos os

exemplos, os MOSFETs

são colocados muito

próximos um do outro

para reduzir a

área do loop de alta corrente

e indutâncias de traços parasitas.

As indutâncias parasitas

no estágio de potência

devem ser minimizadas para

reduzir as oscilações de toque do nó de comutação

.

O toque do nó de chave

é a oscilação OC

que ocorre no nó de chave,

que é um nó ao qual o terminal do motor

está conectado.

Essas oscilações

são indesejáveis

e podem causar alto ruído EMI e

criar tensões de overshoot e undershoot

, que podem violar as

classificações máximas absolutas

do MOSFET.

A imagem 3 mostra

parasitas comuns, como a indutância

no dreno e os

traços da fonte encontrados em uma meia-ponte.

A melhor maneira de minimizar o

toque do nó de comutação

é por um layout de PCB cuidadoso.

Use medidas externas

, como a redução da taxa de variação

ou a inclusão de

amortecedores de RC externos

para minimizar o toque do nó de comutação

quando necessário.

A taxa de variação pode ser reduzida

colocando um resistor

na porta MOSFET ou usando a tecnologia

Texas Instruments Smart Gate

Drive que

permite fácil ajuste da

taxa de variação.

Outra solução para

minimizar o zumbido do nó de comutação

é colocar um

circuito de amortecimento entre o dreno

e a fonte de

cada MOSFET, o que

pode ajudar a filtrar as

oscilações indesejáveis.

Conforme mencionado anteriormente

, é altamente

recomendável otimizar

o layout da placa de circuito impresso para reduzir

o caminho do loop de alta corrente.

O loop de alta corrente

no estágio de energia

é mostrado pelo

caminho vermelho na Imagem 4.

Este caminho de loop pode ser

minimizado usando traços largos e curtos

e reduzindo o número de

saltos de camada no loop.

Obrigado por ver esta

parte da Texas

Instruments Precision Lab

Series sobre drivers de motor.

Para saber mais sobre os tópicos

cobertos neste vídeo de treinamento,

leia o relatório do aplicativo “Melhores práticas para

layout de placa de acionadores de motor”

listado no

slide de recursos desta apresentação.

Além disso, para aprender mais sobre os

recursos técnicos do driver do motor

e navegar no

catálogo de produtos do driver do motor da Texas Instruments

, visite a

página do driver do motor em ti.com.

Related Posts

Leave a Reply

Your email address will not be published. Required fields are marked *